毕业要求：2025届
投递时间：2025年08月27日-2027年9月27日
FPGA工程师 实习生
薪资面议
上海
反馈快
通信电子
岗位职责：
1. 参与定制化客户参考设计开发，根据客户设计规格书完成代码开发，仿真验证以及硬件验证调试工作，并辅助客户解决产品化问题。
2. 参与PCIe/DMA以及SerDes相关项目的开发测试工作，撰写设计文档与测试文档。
针对客户FPGA应用设计中的软硬件问题提供技术支持。
3. 针对目标市场，如工业控制，数据采集，嵌入式系统等提供通用性参考设计案例，为销售团队提供差异化的解决方案。
2. 参与PCIe/DMA以及SerDes相关项目的开发测试工作，撰写设计文档与测试文档。
针对客户FPGA应用设计中的软硬件问题提供技术支持。
3. 针对目标市场，如工业控制，数据采集，嵌入式系统等提供通用性参考设计案例，为销售团队提供差异化的解决方案。
任职要求：
1. 熟悉FPGA开发流程，熟练使用System Verilog或者Verilog HDL语言和相关的EDA软件。
2. 熟练掌握数字电路基础知识，深刻理解时序约束原理与优化策略。
3. 熟悉FPGA的基本架构，熟练使用常用的IP（如Block Memory，PLL，DSP等）。
4. 熟悉串行收发器（SerDes/Transceiver）的结构，理解常用的编码原理（如8B/10B）。
5. 了解常见的串行总线协议（如PCIe，USB，Ethernet，DisplayPort，HDMI等），有相关的FPGA实现或调试经验尤佳。
6. 了解CPU体系结构，理解DMA的原理与应用，有相关实现或调试经验尤佳。
7. 熟悉C++/C语言，能够阅读驱动相关的代码，并与软件工程师合作调试。
8. 熟悉高速信号相关理论，有信号完整性、电源完整性相关经验尤佳。
1~3为基本要求，基本功越扎实越好。4~8为补充要求，符合其中任意一条的均优先考虑，暂时不了解但是有意愿往PCIe/DMA以及高速SerDes方向发展的也可以考虑。
2. 熟练掌握数字电路基础知识，深刻理解时序约束原理与优化策略。
3. 熟悉FPGA的基本架构，熟练使用常用的IP（如Block Memory，PLL，DSP等）。
4. 熟悉串行收发器（SerDes/Transceiver）的结构，理解常用的编码原理（如8B/10B）。
5. 了解常见的串行总线协议（如PCIe，USB，Ethernet，DisplayPort，HDMI等），有相关的FPGA实现或调试经验尤佳。
6. 了解CPU体系结构，理解DMA的原理与应用，有相关实现或调试经验尤佳。
7. 熟悉C++/C语言，能够阅读驱动相关的代码，并与软件工程师合作调试。
8. 熟悉高速信号相关理论，有信号完整性、电源完整性相关经验尤佳。
1~3为基本要求，基本功越扎实越好。4~8为补充要求，符合其中任意一条的均优先考虑，暂时不了解但是有意愿往PCIe/DMA以及高速SerDes方向发展的也可以考虑。
查看更多
上海莱迪思半导体
9号线漕河泾地铁站
如发现虚假招聘、广告，或以任何名义索要证件、费用，或诱导异地入职、参与培训等均属违法，发现请立即举报
收藏
立即投递
