岗位职责:
负责模块或全芯片的物理实现,从RTL(或网表)到最终 GDSII的交付。职责包括但不限于: 构建完整的floorplan,包括pin assignment, partition, power grid等。制定并验证高性能低功耗时钟网络结构。执行布局和布线到收敛以满足时序,面积和功耗约束。生成并实施 ECO 以修复timing, noise, EMIR, 以及DRC/LVS违规问题。参与建立 CAD 和物理设计方法,协助芯片集成的流程开发。
任职要求:
职位要求:
1、合理配置RTL, 给出正确时序约束,使用综合工具产生网表,优化时序/面积;
2、使用Innovus或fusion compiler工具完成布局布线;
3、完成各项检查,包括timing, noise, IR, PV, EM等,达成最优PPA (performance, power, area);
4、开发自动化流程提高芯片设计效率。
同时,我们还希望你:
1、学习能力强,对新事物保有好奇心,并能快速适应新环境;
2、良好的沟通能力和团队协同能力;能与他人合作,共同完成目标;
3、对所在领域有热情,相信方法总比困难多,善于独立思考并反思总结。
查看更多